<Board Designer 관련>
- Board Designer 데이터 중 부품 사용에 있어서 Lib 형상을 보드상에서 수정 하여 사용 한 경우 이를 새로운 부품으로 등록 하고 각각의 Reference List에 맞게 설정 되도록 기능을 수정 하였습니다.

<Productivity Checker 관련>
- 현재 많은 기능들이 추가 되고 있는 상태 입니다. Ground Wall Check, Under Fill Check, 부품 간의 간섭 검사에 대한 항목 증가 등 다양한 기능을 계속 추가 하고 있으며 추가 될 예정입니다.

<PollEx Logic>
- 회로도를 볼 수 있는 Tool을 완성 하여 제공 하고 있습니다. 대부분 ECAD Tool에서 출력 되는 EDIF 2.0.0을 읽을 수 있도록 하였으며, Zuken의 경우 SD 데이터를 직접 읽을 수 있도록 Tool을 제공 하고 있습니다.  

<PollEx Cross Probe>
- 회로도와 보드를 보면서 서로 간의 차이점을 검색 할 수 있으며 또한 각 각의 데이터 상에서 서로 간의 내용을 쉽게 찾을 수 있도록 Link 기능을 추가 한 상태 입니다.
회로도 상의 Reference을 선택 하여 보드 상의 위치와 부품의 보드 형상을 검사 할 수 있으며, 역으로 보드 상의 Reference을 선택 하여 회로 상의 구성을 파악 할 수 있습니다.
또한 Net으로 서로 간의 데이터를 확인 할 수도 있습니다.
- 차후 보드의 Revision 별로 차이 점을 Check 할 수 있는 기능과 서로 간의 데이터 변환 내용, BOM 데이터와의 비교 분석 등 서로 간의 데이타(PCB/Logic/BOM 등)를 비교 분석 할 수 있도록 제공 할 것이며 또한 서로 간의 데이터를 쉽게 확인 할 수 있도록 기능(Link)을 계속 발전 시켜 나아 갈 것입니다.
* 운영자님에 의해서 게시물 복사되었습니다 (2006-02-09 10:47)